正當(dāng)時(shí)......

學(xué)術(shù)咨詢服務(wù)
當(dāng)前位置:職稱成果咨詢網(wǎng)理工職稱論文》職稱論文刊發(fā)基于信號(hào)電路方案研究

職稱論文刊發(fā)基于信號(hào)電路方案研究

來源:職稱成果咨詢網(wǎng)作者:admin0時(shí)間:2015-10-14 15:23
掃碼咨詢

  信號(hào)完整性問題是電路設(shè)計(jì)中普遍會(huì)遇到的問題。職稱論文發(fā)表網(wǎng)代理職稱論文刊發(fā)關(guān)于電路發(fā)表的科技論文,探索信號(hào)完整性的核心議題以及解決SI問題的幾種方法,并預(yù)測(cè)SI設(shè)計(jì)技術(shù)的趨勢(shì)。

  [關(guān)鍵詞]信號(hào) 電路 研究

  一、設(shè)計(jì)方案提出

  隨著IC輸出開關(guān)速度的提高,不管信號(hào)周期如何,幾乎所有設(shè)計(jì)都遇到了信號(hào)完整性問題。即使過去你沒有遇到SI問題,但是隨著電路工作頻率的提高,今后一定會(huì)遇到信號(hào)完整性問題。

  信號(hào)完整性問題主要指信號(hào)的過沖和阻尼振蕩現(xiàn)象,它們主要是IC驅(qū)動(dòng)幅度和跳變時(shí)間的函數(shù)。也就是說,即使布線拓?fù)浣Y(jié)構(gòu)沒有變化,只要芯片速度變得足夠快,現(xiàn)有設(shè)計(jì)也將處于臨界狀態(tài)或者停止工作。我們用兩個(gè)實(shí)例來說明信號(hào)完整性設(shè)計(jì)是不可避免的。

  實(shí)例之一:在通信領(lǐng)域,前沿的電信公司正為語音和數(shù)據(jù)交換生產(chǎn)高速電路板(高于500MHz),此時(shí)成本并不特別重要,因而可以盡量采用多層板。這樣的電路板可以實(shí)現(xiàn)充分接地并容易構(gòu)成電源回路,也可以根據(jù)需要采用大量離散的端接器件,但是設(shè)計(jì)必須正確,不能處于臨界狀態(tài)。

  SI和EMC專家在布線之前要進(jìn)行仿真和計(jì)算,然后,電路板設(shè)計(jì)就可以遵循一系列非常嚴(yán)格的設(shè)計(jì)規(guī)則,在有疑問的地方,可以增加端接器件,從而獲得盡可能多的SI安全裕量。電路板實(shí)際工作過程中,總會(huì)出現(xiàn)一些問題,為此,通過采用可控阻抗端接線,可以避免出現(xiàn)SI問題。簡(jiǎn)而言之,超標(biāo)準(zhǔn)設(shè)計(jì)可以解決SI問題。

  關(guān)于布線、拓?fù)浣Y(jié)構(gòu)和端接方式,工程師通常可以從CPU制造商那里獲得大量建議,然而,這些設(shè)計(jì)指南還有必要與制造過程結(jié)合起來。在很大程度上,電路板設(shè)計(jì)師的工作比電信設(shè)計(jì)師的工作要困難,因?yàn)樵黾幼杩箍刂坪投私悠骷目臻g很小。此時(shí)要充分研究并解決那些不完整的信號(hào),同時(shí)確保產(chǎn)品的設(shè)計(jì)期限。

  二、設(shè)計(jì)準(zhǔn)則

  1.電路板的層疊

  某些項(xiàng)目組對(duì)PCB層數(shù)的確定有很大的自主權(quán),而另外一些項(xiàng)目組卻沒有這種自主權(quán),因此,了解你所處的位置很重要。與制造和成本分析工程師交流可以確定電路板的層疊誤差,這時(shí)還是發(fā)現(xiàn)電路板制造公差的良機(jī)。比如,如果你指定某一層是50Ω阻抗控制,制造商怎樣測(cè)量并確保這個(gè)數(shù)值呢?

  其他的重要問題包括:預(yù)期的制造公差是多少?在電路板上預(yù)期的絕緣常數(shù)是多少?線寬和間距的允許誤差是多少?接地層和信號(hào)層的厚度和間距的允許誤差是多少?所有這些信息可以在預(yù)布線階段使用。

  根據(jù)上述數(shù)據(jù),你就可以選擇層疊了。注意,幾乎每一個(gè)插入其他電路板或者背板的PCB都有厚度要求,而且多數(shù)電路板制造商對(duì)其可制造的不同類型的層有固定的厚度要求,這將會(huì)極大地約束最終層疊的數(shù)目。你可能很想與制造商緊密合作來定義層疊的數(shù)目。應(yīng)該采用阻抗控制工具為不同層生成目標(biāo)阻抗范圍,務(wù)必要考慮到制造商提供的制造允許誤差和鄰近布線的影響。

  在信號(hào)完整的理想情況下,所有高速節(jié)點(diǎn)應(yīng)該布線在阻抗控制內(nèi)層(例如帶狀線),但是實(shí)際上,工程師必須經(jīng)常使用外層進(jìn)行所有或者部分高速節(jié)點(diǎn)的布線。要使SI最佳并保持電路板去耦,就應(yīng)該盡可能將接地層/電源層成對(duì)布放。如果只能有一對(duì)接地層/電源層,你就只有將就了。如果根本就沒有電源層,根據(jù)定義你可能會(huì)遇到SI問題。你還可能遇到這樣的情況,即在未定義信號(hào)的返回通路之前很難仿真或者仿真電路板的性能。

  2.串?dāng)_和阻抗控制

  來自鄰近信號(hào)線的耦合將導(dǎo)致串?dāng)_并改變信號(hào)線的阻抗。相鄰平行信號(hào)線的耦合分析可能決定信號(hào)線之間或者各類信號(hào)線之間的“安全”或預(yù)期間距(或者平行布線長(zhǎng)度)。比如,欲將時(shí)鐘到數(shù)據(jù)信號(hào)節(jié)點(diǎn)的串?dāng)_限制在100mV以內(nèi),卻要信號(hào)走線保持平行,你就可以通過計(jì)算或仿真,找到在任何給定布線層上信號(hào)之間的最小允許間距。同時(shí),如果設(shè)計(jì)中包含阻抗重要的節(jié)點(diǎn)(或者是時(shí)鐘或者專用高速內(nèi)存架構(gòu)),你就必須將布線放置在一層(或若干層)上以得到想要的阻抗。

  3.重要的高速節(jié)點(diǎn)

  延遲和時(shí)滯是時(shí)鐘布線必須考慮的關(guān)鍵因素。因?yàn)闀r(shí)序要求嚴(yán)格,這種節(jié)點(diǎn)通常必須采用端接器件才能達(dá)到最佳SI質(zhì)量。要預(yù)先確定這些節(jié)點(diǎn),同時(shí)將調(diào)節(jié)元器件放置和布線所需要的時(shí)間加以計(jì)劃,以便調(diào)整信號(hào)完整性設(shè)計(jì)的指針。

  4.預(yù)布線階段

  預(yù)布線SI規(guī)劃的基本過程是首先定義輸入?yún)?shù)范圍(驅(qū)動(dòng)幅度、阻抗、跟蹤速度)和可能的拓?fù)浞秶?最小/最大長(zhǎng)度、短線長(zhǎng)度等),然后運(yùn)行每一個(gè)可能的仿真組合,分析時(shí)序和SI仿真結(jié)果,最后找到可以接受的數(shù)值范圍。

  接著,將工作范圍解釋為PCB布線的布線約束條件。可以采用不同軟件工具執(zhí)行這種類型的“清掃”準(zhǔn)備工作,布線程序能夠自動(dòng)處理這類布線約束條件。對(duì)多數(shù)用戶而言,時(shí)序信息實(shí)際上比SI結(jié)果更為重要,互連仿真的結(jié)果可以改變布線,從而調(diào)整信號(hào)通路的時(shí)序。

  在其他應(yīng)用中,這個(gè)過程可以用來確定與系統(tǒng)時(shí)序指針不兼容的引腳或者器件的布局。此時(shí),有可能完全確定需要手工布線的節(jié)點(diǎn)或者不需要端接的節(jié)點(diǎn)。對(duì)于可編程器件和ASIC來說,此時(shí)還可以調(diào)整輸出驅(qū)動(dòng)的選擇,以便改進(jìn)SI設(shè)計(jì)或避免采用離散端接器件。

  5.布線后SI仿真

  一般來說,SI設(shè)計(jì)指向規(guī)則很難保證實(shí)際布線完成之后不出現(xiàn)SI或時(shí)序問題。即使設(shè)計(jì)是在指南的引導(dǎo)下進(jìn)行,除非你能夠持續(xù)自動(dòng)檢查設(shè)計(jì),否則,根本無法保證設(shè)計(jì)完全遵守準(zhǔn)則,因而難免出現(xiàn)問題。布線后SI仿真檢查將允許有計(jì)劃地打破(或者改變)設(shè)計(jì)規(guī)則,但是這只是出于成本考慮或者嚴(yán)格的布線要求下所做的必要工作。

  現(xiàn)在,采用SI仿真引擎,完全可以仿真高速數(shù)字PCB(甚至是多板系統(tǒng)),自動(dòng)屏蔽SI問題并生成精確的“引腳到引腳”延遲參數(shù)。只要輸入信號(hào)足夠好,仿真結(jié)果也會(huì)一樣好。這使得器件模型和電路板制造參數(shù)的精確性成為決定仿真結(jié)果的關(guān)鍵因素。很多設(shè)計(jì)工程師將仿真“最小”和“最大”的設(shè)計(jì)角落,再采用相關(guān)的信息來解決問題并調(diào)整生產(chǎn)率。

  6.模型的選擇

  關(guān)于模型選擇的文章很多,進(jìn)行靜態(tài)時(shí)序驗(yàn)證的工程師們可能已經(jīng)注意到,盡管從器件數(shù)據(jù)表可以獲得所有的數(shù)據(jù),要建立一個(gè)模型仍然很困難。SI仿真模型正好相反,模型的建立容易,但是模型數(shù)據(jù)卻很難獲得。本質(zhì)上,SI模型數(shù)據(jù)唯一的可靠來源是IC供貨商,他們必須與設(shè)計(jì)工程師保持默契的配合。IBIS模型標(biāo)準(zhǔn)提供了一致的數(shù)據(jù)載體,但是IBIS模型的建立及其品質(zhì)的保證卻成本高昂,IC供貨商對(duì)此投資仍然需要市場(chǎng)需求的推動(dòng)作用,而電路板制造商可能是唯一的需方市場(chǎng)。

  三、技術(shù)的趨勢(shì)

  設(shè)想系統(tǒng)中所有輸出都可以調(diào)整以匹配布線阻抗或者接收電路的負(fù)載,這樣的系統(tǒng)測(cè)試方便,SI問題可以通過編程解決,或者按照IC特定的工藝分布來調(diào)整電路板使SI達(dá)到要求,這樣就能使設(shè)計(jì)容差更大或者使硬件配置的范圍更寬。

  目前,業(yè)界也在關(guān)注一種SI器件技術(shù),其中許多技術(shù)包含設(shè)計(jì)好的端接裝置(比如LVDS)和自動(dòng)可編程輸出強(qiáng)度控制和動(dòng)態(tài)自動(dòng)端接功能,采用這些技術(shù)的設(shè)計(jì)可以獲得優(yōu)良的SI品質(zhì),但是,大多數(shù)技術(shù)與標(biāo)準(zhǔn)的CMOS或者TTL邏輯電路差別太大,與現(xiàn)有仿真模型的配合不大好。

  因此,EDA公司也正加入到“輕輕松松設(shè)計(jì)”的競(jìng)技場(chǎng)之中,人們?yōu)榱嗽谠O(shè)計(jì)初期解決SI問題已經(jīng)做了大量工作,將來,不必SI專家就能借助自動(dòng)化工具解決SI問題。盡管目前技術(shù)還沒有發(fā)展到那個(gè)水平,但是人們正探索新的設(shè)計(jì)方法,從“SI和時(shí)序布線”出發(fā)開始設(shè)計(jì)的技術(shù)仍在發(fā)展,預(yù)計(jì)未來幾年內(nèi)將誕生新的設(shè)計(jì)技術(shù)。

  [參考文獻(xiàn)]

  [1]索雪松、紀(jì)建偉主編:《傳感器與信號(hào)處理電路》,水利水電出版社2008年3月版。

  [2]呂玉琴、尹霄麗等編著《電路、信號(hào)與系統(tǒng)分析程序集》(第2版),北京郵電學(xué)院出版社2000年9月版。

  [3]王昊、李昕編著:《集成運(yùn)放應(yīng)用電路設(shè)計(jì)360例》,電子工業(yè)出版社2007年1月版。


《職稱論文刊發(fā)基于信號(hào)電路方案研究》
上一篇:高級(jí)通信工程師論文淺談?dòng)?jì)算機(jī)網(wǎng)絡(luò)安全問題和對(duì)策
下一篇:電力系統(tǒng)科技論文研究電力技術(shù)與電力系統(tǒng)規(guī)劃
更多>>

期刊目錄